国产精品国产亚洲精品看不卡,亚洲成av人影院,久久99亚洲综合精品首页,国产一级理论免费版,欧美色婷婷,久久综合一个色综合网,欧美性色黄在线视

工作職責(zé):1 負(fù)責(zé)3D NAND芯片 FULL chip level的前后仿真驗(yàn)證；2 根據(jù)spec文檔，搭建基于UVM的驗(yàn)證環(huán)境，編寫驗(yàn)證計(jì)劃和激勵(lì)，完成功能驗(yàn)證；3 編寫相應(yīng)功能點(diǎn)的covergroup，收集功能覆蓋率并進(jìn)行分析，能達(dá)到覆蓋率目標(biāo)；4 負(fù)責(zé)日?；貧w驗(yàn)證過(guò)程中的bug定位；5 負(fù)責(zé)開發(fā)用于仿真的高性能Array模型；6 負(fù)責(zé)開發(fā)和維護(hù)提供給外部客戶的Verilog model IP任職資格:1 電子信息工程，電子科學(xué)與技術(shù)，微電子學(xué)或相關(guān)專業(yè)碩士及以上學(xué)歷（或本科三年工作經(jīng)驗(yàn)及以上）；2 具備數(shù)字電路知識(shí)，了解半導(dǎo)體物理，半導(dǎo)體器件知識(shí)；3 熟悉verilog,SystemVerilog等語(yǔ)言；4 熟悉Linux 平臺(tái)vcs，verdi等EDA工具的使用；5 具備良好的團(tuán)隊(duì)合作和溝通能力，工作嚴(yán)謹(jǐn)，責(zé)任心強(qiáng)；6 熟悉shell, python, perl 等其中一門腳本語(yǔ)言者優(yōu)先；7 熟悉并掌握UVM驗(yàn)證方法學(xué)者優(yōu)先；8 熟悉ONFI，或有DDR/SSD controller設(shè)計(jì)/驗(yàn)證經(jīng)驗(yàn)者優(yōu)先。 職能類別：IC驗(yàn)證工程師