国产精品国产亚洲精品看不卡,亚洲成av人影院,久久99亚洲综合精品首页,国产一级理论免费版,欧美色婷婷,久久综合一个色综合网,欧美性色黄在线视

崗位要求：
1)深入理解FPGA產(chǎn)品生命周期及開發(fā)流程，熟練掌握verilog HDL或VHDL語言；
2)熟練使用ISE、vivado、QuartusII 、Libero、Modelsim、Questasim、IUS、Leda、HDL Designer、PT等FPGA開發(fā)驗證工具；
3)熟悉Xilinx、Actel等公司的FPGA使用；
4)熟悉Shell、Tcl腳本語言，具有后端時序基礎(chǔ)，熟悉靜態(tài)時序驗證方法的優(yōu)先；
5)通信/集成電路/電子/計算機/自動化控制相關(guān)專業(yè)，具有通信FPGA開發(fā)或驗證經(jīng)驗優(yōu)先；
6)了解常用通信等協(xié)議以及校驗算法；
7)具備較強的溝通及需求理解能力。
崗位職責(zé)：
1)負(fù)責(zé)按照驗證流程和驗證方法要求進(jìn)行編碼規(guī)則檢查、人工走查、功能測試、性能測試、余量測試等，并編寫相應(yīng)的輸出文檔；
2)負(fù)責(zé)定位發(fā)現(xiàn)的問題并編寫報告；
3)負(fù)責(zé)對回歸測試進(jìn)行驗證，并對驗證發(fā)現(xiàn)問題修改情況進(jìn)行追蹤；
4)負(fù)責(zé)對所參與項目進(jìn)行評審和歸檔工作；
積極完成部門領(lǐng)導(dǎo)及項目負(fù)責(zé)人要求的其他工作安排。
此崗位為常駐地為四川成都29所內(nèi)。