国产精品国产亚洲精品看不卡,亚洲成av人影院,久久99亚洲综合精品首页,国产一级理论免费版,欧美色婷婷,久久综合一个色综合网,欧美性色黄在线视

崗位要求：

1. 電子信息工程，通訊工程，計算機，自動化及相關專業(yè)本科學歷；

2. 5年以上FPGA編程經(jīng)驗,具有扎實的數(shù)字電路及信號分析與處理的理論知識；

3. 熟悉VHDL/Verilog硬件設計語言，具有豐富的FPGA時序設計，時序收斂，分析，仿真，調(diào)試和驗證經(jīng)驗；

4. 熟悉SoC異構(gòu)類FPGA編程設計經(jīng)驗以及其內(nèi)部的協(xié)同機制(如XilinxZYNQ等異構(gòu)FPGA)；

5. 熟悉各類常用接口和協(xié)議，如AXI,PCIE,RGMII,DDR等；

6.接收985、211應屆生培養(yǎng)。

崗位職責：

1.負責FPGA功能方案構(gòu)架設計，代碼編寫，仿真及調(diào)試分析；

2.同其他嵌入式、FPGA工程師，電子工程師團隊協(xié)同合作完成相關項目；

3.撰寫FPGA功能設計相關文檔。