国产精品国产亚洲精品看不卡,亚洲成av人影院,久久99亚洲综合精品首页,国产一级理论免费版,欧美色婷婷,久久综合一个色综合网,欧美性色黄在线视

職責(zé)描述： 1、參與系統(tǒng)需求分析、系統(tǒng)概要設(shè)計工作，負(fù)責(zé)FPGA邏輯概要設(shè)計及詳細(xì)設(shè)計文檔； 2、根據(jù)要求，設(shè)計、開發(fā)、調(diào)試、維護(hù)、管理符合功能、性能要求的產(chǎn)品FPGA邏輯設(shè)計； 3、參與解決各種邏輯設(shè)計技術(shù)問題，參與分析與FPGA邏輯設(shè)計相關(guān)的硬件板卡或系統(tǒng)的故障原因； 4、參與編寫和評審FPGA邏輯設(shè)計規(guī)范，對其他FPGA設(shè)計進(jìn)行評審； 5、為其他人員提供FPGA邏輯設(shè)計方面的技術(shù)支持，對所涉及項目提供技術(shù)培訓(xùn)。 任職要求： 1、本科及以上學(xué)歷，電子工程、信號處理、通信工程、數(shù)學(xué)等相關(guān)專業(yè)； 2、3年以上FPGA工作經(jīng)驗，有測試機臺開發(fā)經(jīng)驗者優(yōu)先； 3、電子、通信射頻儀器儀表相關(guān)行業(yè)研發(fā)經(jīng)驗優(yōu)先； 4、精通FPGA開發(fā)軟件，熟悉信號處理，能使用示波器、邏輯分析儀等調(diào)試設(shè)備； 5、熟悉FPGA內(nèi)部結(jié)構(gòu)，掌握Verilog/VHDL程序設(shè)計語言若其它邏輯設(shè)計語言； 6、熟悉各種高速傳輸接口設(shè)計，如高速AD/DA 、JESD204B、DDR、PCIe、Ethernet、Aurora、SRIO等； 7、熟悉電源管理模塊，有相關(guān)設(shè)計經(jīng)驗者優(yōu)先; 8、熟練使用TCL，python，嵌入式C語言或自動化設(shè)計者優(yōu)先。