国产精品国产亚洲精品看不卡,亚洲成av人影院,久久99亚洲综合精品首页,国产一级理论免费版,欧美色婷婷,久久综合一个色综合网,欧美性色黄在线视

崗位職責(zé) 1.負(fù)責(zé)雷達(dá)、通信（LTE/5GNR/微波等）或電子對抗系統(tǒng)的信號處理算法研究、優(yōu)化及FPGA工程化實現(xiàn)。 2.使用Matlab搭建仿真模型，驗證算法可行性，并轉(zhuǎn)化為FPGA邏輯代碼。 3.完成FPGA器件選型、邏輯系統(tǒng)架構(gòu)設(shè)計、代碼編寫（Verilog/VHDL）及模塊集成。 4.負(fù)責(zé)數(shù)字中頻處理（如FIR、FFT、DDC、DUC等）、高速接口（AURORA/PCIe/DDR/SRIO/萬兆網(wǎng)）驅(qū)動開發(fā)及調(diào)試。 5.使用Vivado、ISE、ModelSim等工具進(jìn)行時序分析、功能仿真及板級調(diào)試，優(yōu)化系統(tǒng)性能。 6.配合硬件工程師完成電路測試，使用示波器、頻譜儀等設(shè)備定位并解決信號完整性問題。 7.編寫設(shè)計文檔、測試報告及技術(shù)方案，管理代碼和文檔版本。 8.參與產(chǎn)品聯(lián)調(diào)與試驗驗證，協(xié)助解決生產(chǎn)及售后中的技術(shù)問題。 9.跟蹤FPGA技術(shù)趨勢，研究新型器件（如Xilinx/Intel系列）及開發(fā)方法，推動技術(shù)迭代。 任職資格 1.電子信息工程、通信工程、雷達(dá)探測、微電子等相關(guān)專業(yè)，本科及以上學(xué)歷。 2.8年以上經(jīng)驗（碩士為5年），具備雷達(dá)、通信系統(tǒng)或大型FPGA項目開發(fā)經(jīng)驗優(yōu)先。 3.精通Verilog/VHDL語言，掌握FPGA開發(fā)全流程（設(shè)計-仿真-調(diào)試）。 4.熟悉Xilinx/Intel FPGA架構(gòu)及工具鏈（Vivado、Quartus、ModelSim）。 5.扎實的數(shù)字信號處理基礎(chǔ)，熟悉數(shù)字濾波、DBF、脈壓、CFAR、調(diào)制解調(diào)、抗干擾、測角測向等算法者優(yōu)先。 6.熟練使用Matlab/Simulink進(jìn)行算法仿真。 7.掌握示波器、頻譜儀等測試儀器操作。