国产精品国产亚洲精品看不卡,亚洲成av人影院,久久99亚洲综合精品首页,国产一级理论免费版,欧美色婷婷,久久综合一个色综合网,欧美性色黄在线视

崗位職責(zé)：
1、根據(jù)SPEC，制定測(cè)試方案，分解測(cè)試用例；
2、獨(dú)立搭建基于UVM的模塊級(jí)和系統(tǒng)級(jí)驗(yàn)證環(huán)境；
3、仿真用例執(zhí)行，收集并分析覆蓋率報(bào)告；
4、執(zhí)行FPGA上板驗(yàn)證工作；
5、協(xié)助設(shè)計(jì)工程師解決驗(yàn)證問(wèn)題。
6、編寫測(cè)試文檔和測(cè)試報(bào)告。

任職要求：
1、熟悉VMM/UVM驗(yàn)證方法學(xué)；
2、熟悉System Verilog語(yǔ)言，熟悉Tcl,shell,Perl腳本語(yǔ)言；
3、熟悉FPGA開發(fā)全流程；
4、熟悉各種通信接口協(xié)議，如AXI，SPI，URAT，IIC等。
5、熟練使用VCS,Verdi等EDA工具。
6、良好的分析解決問(wèn)題能力，溝通能力和團(tuán)隊(duì)協(xié)作能力。
7、3年以上驗(yàn)證工作經(jīng)驗(yàn)，有管理經(jīng)驗(yàn)優(yōu)先。