應屆畢業(yè)生
本科
最近更新
817人關注
職位描述
該職位還未進行加V認證，請仔細了解后再進行投遞！
工作職責:
1、負責自主開發(fā)的數(shù)字IP邏輯設計；
2、負責編寫IP規(guī)格書、模塊劃分和架構說明書、詳細設計說明書；
3、負責編寫RTL級源代碼，靜態(tài)檢查設計規(guī)則，綜合評估設計指標，模塊測試；
4、負責IP交付相關流程；
5、配合算法開發(fā)、SoC測試、驅動開發(fā)、系統(tǒng)集成工作。
任職資格:
1、統(tǒng)招本科及以上學歷；工作經(jīng)驗1~2年；有數(shù)字集成電路設計經(jīng)驗，視頻圖像從業(yè)經(jīng)驗更佳；
2、熟練掌握Verilog，懂SystemVerilog更佳；
3、掌握ASIC開發(fā)流程，了解SoC體系、前后端流程，有FPGA設計經(jīng)驗更佳；
4、有ISP等圖像處理經(jīng)歷更佳；
5、良好的英語能力。
1、負責自主開發(fā)的數(shù)字IP邏輯設計；
2、負責編寫IP規(guī)格書、模塊劃分和架構說明書、詳細設計說明書；
3、負責編寫RTL級源代碼，靜態(tài)檢查設計規(guī)則，綜合評估設計指標，模塊測試；
4、負責IP交付相關流程；
5、配合算法開發(fā)、SoC測試、驅動開發(fā)、系統(tǒng)集成工作。
任職資格:
1、統(tǒng)招本科及以上學歷；工作經(jīng)驗1~2年；有數(shù)字集成電路設計經(jīng)驗，視頻圖像從業(yè)經(jīng)驗更佳；
2、熟練掌握Verilog，懂SystemVerilog更佳；
3、掌握ASIC開發(fā)流程，了解SoC體系、前后端流程，有FPGA設計經(jīng)驗更佳；
4、有ISP等圖像處理經(jīng)歷更佳；
5、良好的英語能力。
注：聯(lián)系我時，請說是在四川人才網(wǎng)上看到的。
工作地點
地址：成都雙流區(qū)成都市雙流區(qū)雙興大道1號電子科大科技園B區(qū)6棟3層
??
點擊查看地圖
詳細位置，可以參考上方地址信息
求職提示：用人單位發(fā)布虛假招聘信息，或以任何名義向求職者收取財物（如體檢費、置裝費、押金、服裝費、培訓費、身份證、畢業(yè)證等），均涉嫌違法，請求職者務必提高警惕。
職位發(fā)布者
HR
上海富瀚微電子股份有限公司
-
電子·微電子
-
公司規(guī)模未知
-
私營·民營企業(yè)
-
上海上海徐匯區(qū)上海市徐匯區(qū)華鑫中心2號樓(宜山路717號)6樓
