国产精品国产亚洲精品看不卡,亚洲成av人影院,久久99亚洲综合精品首页,国产一级理论免费版,欧美色婷婷,久久综合一个色综合网,欧美性色黄在线视

工作職責(zé):
1. 負(fù)責(zé)LPDDR5/LPDDR5x/LPDDR4x PHY 數(shù)字部分設(shè)計開發(fā), 包括性能、功耗、帶寬、延遲和面積分析;
2. 參與開發(fā)training流程和training算法;
3. 配合后端工程師完成時序分析及收斂;
4. 參與DDR子系統(tǒng)的集成和仿真支持;
5.協(xié)同驗證團(tuán)隊制定測試計劃，支持FPGA原型驗證及硅后調(diào)試。編寫技術(shù)文檔（Design Spec、CDC報告等）。
任職資格:
1. 研究生及以上學(xué)歷，微電子或相關(guān)專業(yè)；
2. 5年以上ASIC設(shè)計經(jīng)驗，熟悉芯片設(shè)計流程；
3. 熟悉DDR相關(guān)協(xié)議；
4. 熟悉DDR子系統(tǒng)設(shè)計和驗證，熟悉Boot up和training流程；
5. 了解總線架構(gòu)，能夠分析系統(tǒng)及DDR bandwidth；
6. 有DDR子系統(tǒng)的研發(fā)、回片調(diào)試和成功量產(chǎn)的經(jīng)驗優(yōu)先；
7. 有較強的問題分析及解決能力，團(tuán)隊溝通及合作能力。